Entwicklung eines innovativen, integrierten Kryptographiemoduls mit Zero Knowledge-Sicherheit innerhalb eines effizienten Präprozessors für RISC V Prozessoren
WIZnet, zusammen mit den Partnern Red Semiconductor und der University of Sheffield, werden ein innovatives und inhärent sicheres Kryptographiemodul entwickeln, das monolithisch in Red Semiconductors hocheffizientem 'Versatile Intrinsic Structured Computing' (VISC) Präprozessor integriert wird. Das Ziel ist es, die bisherigen designtypischen Schwächen von Trusted Platform Modules (TPMs) zu eliminieren, indem WIZnets 'Symbiotic Security' Konzept auf Hardware-Ebene integriert wird. Der resultierende Präprozessor soll anwendungsspezifisch für verschiedene IoT-Systeme konfigurierbar sein und somit idealerweise als sicheres TPM verwendet werden. Selbst im Falle erfolgreicher Angriffe auf das Kryptographiemodul soll das 'Zero Knowledge Initial Enrolment' (ZKIE) Prinzip es ermöglichen, die Hardware auf einen sicheren Grundzustand zurückzusetzen und anschließend neu zu konfigurieren.
Projektziele
Ein zentraler Aspekt der Entwicklung des Kryptographiemoduls ist dessen Integration in die VISC-Präprozessor-Architektur von RED Semiconductor. Diese befindet sich vorgelagert zum RISC-V-Hauptprozessor (der aus dem Hauptsicherheitskern bestehen wird) und bereitet die Daten so auf, dass eine bis zu 100-fache Effizienzsteigerung (bei bestimmten Algorithmen) möglich ist. Primär ist dieses Design hochgradig vorteilhaft in Bezug auf die Verbesserung der potenziellen Endgeräte-Implementierung, da Ressourcen- und Leistungsbeschränkungen einen hohen Stellenwert haben, und ansonsten Sicherheitsfunktionalität immer die Hardware-Kosten erhöht. Daher ist es notwendig, geeignete Schnittstellen zwischen dem Kryptographiemodul und VISC zu definieren und zu entwickeln, die einerseits eine nahtlose Integration in die VISC-Infrastruktur ermöglichen und andererseits die Effizienzziele der Architektur nicht beeinträchtigen, welche die Hauptziele dieses Projekts bilden.
Wichtige Innovationsbereiche
Alle drei Partner werden Forschung zu Design- und Hardware-Beschränkungen betreiben, mit dem Ziel, einen enormen Sprung in den Sicherheitsfähigkeiten von ansonsten sehr ressourcenbeschränkten Prozessoren zu ermöglichen. Da dies grundsätzlich als RISC-basierter Prozessor unterstützt wird, wird eine wichtige Innovation darin bestehen, ein sicheres SoC-Design mit Effizienz-Benchmarks bereitzustellen, um sich mit den bereits etablierten Marktbegleitern zu messen bei gleichzeitiger und einmaliger Steigerung der intrinsischen Hardware-Sicherheit.
Forschungskonsortium und Expertise
Das Projektkonsortium bringt hochspezialisierte Expertise aus den Bereichen Sicherheitsarchitektur, Hardware-Herstellung und medizinische Geräteentwicklung zusammen und ermöglicht es uns, eine umfassende Ende-zu-Ende-Lösung für sichere Gesundheits-IoT-Anwendungen zu erforschen und zu entwickeln.
- WIZnet Germany GmbH - WIZnet ist für die Entwicklung des hochsicheren Kryptographiemoduls innerhalb des VISC-Präprozessors als zentrale innovative Komponente des gesamten Projekts verantwortlich. Zu diesem Zweck werden die für das Modul notwendigen einzelnen Einheiten primär erforscht und entwickelt. Der Fokus liegt hier insbesondere auf der sicheren Generierung und Einspeisung von Entropie für die Erzeugung von kryptographischen Schlüsseln zur Laufzeit. Mit dieser Entwicklung ermöglicht es WIZnet - im Gegensatz zu rein hardware-basierten TEE-Konzepten - einzigartige Schlüssel für den spezifischen Prozessor zu generieren, die nicht dazu führen, dass die Hardware auch bei einem erfolgreichen Angriff ersetzt werden muss.
- RED Semiconductor - RED spielt eine zentrale Rolle im Projekt und ist primär für die erfolgreiche monolithische Integration des Kryptographiemoduls in die VISC-Architektur verantwortlich. Zusätzlich zur Entwicklung der notwendigen Protokolle und Schnittstellen umfasst dies insbesondere die intensive Testung der von WIZnet und TUOS zu entwickelnden Design-Prototypen in FPGAs. Der Hauptfokus liegt auf der Einhaltung der Effizienzkriterien des VISC-Präprozessors.
- University of Sheffield (TUOS) - Die Security of Advanced Systems Forschungsgruppe unterstützt die Definition und Testung der entwickelten Schnittstellen und Protokolle. Die Arbeit der Universität ist essentiell, um einerseits ein inhärent sicheres Kryptographiemodul mit ZKIE-Funktionalität zu erforschen und zu entwickeln und andererseits es monolithisch in die VISC-Architektur zu integrieren, ohne Leistungsverluste zu verursachen.
Für technische Anfragen, Partnerschaftsmöglichkeiten oder um mehr über das ZeroRISK-Projekt zu erfahren, kontaktieren Sie bitte unser Forschungsteam. Wir freuen uns darauf, mit der Community zusammenzuarbeiten, um diese revolutionäre Technologie auf den Markt zu bringen.
